晶圓級(jí)鈮酸鋰集成技術(shù)在200毫米硅基光電子平臺(tái)的應(yīng)用

  引言

  數(shù)據(jù)中心對(duì)傳輸速度的需求正在持續(xù)增長(zhǎng)，當(dāng)帶寬要求超過(guò)100 GHz時(shí)，傳統(tǒng)硅基光電子平臺(tái)開始面臨性能瓶頸。硅基光電子是光電子集成芯片的主要平臺(tái)，因?yàn)榭梢岳贸墒斓陌雽?dǎo)體制造基礎(chǔ)設(shè)施，并且能夠?qū)⒐庾悠骷c電子線路集成在同一平臺(tái)上。但是硅材料在電光調(diào)制方面存在固有限制，特別是在新興通信標(biāo)準(zhǔn)要求的高速條件下。薄膜鈮酸鋰具有優(yōu)異的電光特性，能夠?qū)崿F(xiàn)低損耗、高速的電光響應(yīng)，成為解決這一問(wèn)題的可行選擇。然而，由于鋰元素在CMOS制造設(shè)施中被視為污染源，傳統(tǒng)的前端集成方法難以應(yīng)用。根特大學(xué)和imec的研究團(tuán)隊(duì)采用微轉(zhuǎn)印技術(shù)，通過(guò)后端異質(zhì)集成的方式，成功在200毫米晶圓上集成了超過(guò)200個(gè)鈮酸鋰光子結(jié)構(gòu)，實(shí)現(xiàn)了半波電壓3.8 V、帶寬超過(guò)70 GHz的高速調(diào)制器[1]。

  01 混合材料調(diào)制器的設(shè)計(jì)原理

  研究團(tuán)隊(duì)設(shè)計(jì)的混合鈮酸鋰/氮化硅馬赫-曾德爾調(diào)制器采用推挽配置，充分利用了不同材料的特性。在這種設(shè)計(jì)中，無(wú)源光學(xué)路由部分使用硅波導(dǎo)，而有源調(diào)制部分則采用鈮酸鋰/氮化硅混合結(jié)構(gòu)。整個(gè)器件的設(shè)計(jì)基于一個(gè)商用硅基光電子平臺(tái)的Process Design Kit，該平臺(tái)包含硅層和氮化硅層。在完成硅基光電子晶圓的全部工藝流程后，通過(guò)微轉(zhuǎn)印技術(shù)集成薄膜鈮酸鋰板。

  為了避免鈮酸鋰系留結(jié)構(gòu)可能造成的污染，研究團(tuán)隊(duì)使用光刻膠系留結(jié)構(gòu)來(lái)制造鈮酸鋰器件。這種打印工藝不需要對(duì)標(biāo)準(zhǔn)200毫米硅基光電子晶圓制造進(jìn)行任何修改，也不需要在異質(zhì)集成后對(duì)鈮酸鋰耦合器進(jìn)行額外處理。光信號(hào)通過(guò)絕熱錐形過(guò)渡結(jié)構(gòu)從硅路由波導(dǎo)進(jìn)入兩個(gè)調(diào)制臂，在這些區(qū)域，氮化硅波導(dǎo)承擔(dān)光波導(dǎo)功能，鈮酸鋰板提供電光響應(yīng)。在鈮酸鋰板頂部沉積的電極由10納米鈦層和1 μm金層組成，電極間隙為5 μm。

圖1：混合鈮酸鋰/氮化硅調(diào)制器及關(guān)鍵性能指標(biāo)

  研究人員首先對(duì)7毫米長(zhǎng)的非平衡馬赫-曾德爾調(diào)制器在1310納米附近進(jìn)行了波長(zhǎng)掃描測(cè)試。測(cè)量結(jié)果顯示消光比超過(guò)25 dB，插入損耗為5.0 dB。在這些損耗中，3.9 dB來(lái)自硅基光電子平臺(tái)，1.1 dB來(lái)自過(guò)渡到鈮酸鋰區(qū)域以及在鈮酸鋰中的傳播。從波長(zhǎng)掃描曲線可以識(shí)別出正交點(diǎn)，位置在1309.38納米，該點(diǎn)的光功率比最大值低3 dB。

  在正交點(diǎn)，研究人員進(jìn)行了準(zhǔn)直流電光實(shí)驗(yàn)，用100 kHz的電信號(hào)驅(qū)動(dòng)電極。通過(guò)光電二極管記錄光功率并在示波器上顯示，可以繪制輸出電壓與輸入電壓的關(guān)系曲線。這個(gè)測(cè)量揭示了半波電壓為3.8 V。半波電壓是指使光學(xué)相位移動(dòng)π弧度所需的電壓，對(duì)于實(shí)際系統(tǒng)來(lái)說(shuō)，較低的驅(qū)動(dòng)電壓意味著更低的功耗和更簡(jiǎn)單的電子驅(qū)動(dòng)線路。

  最后，研究人員使用矢量網(wǎng)絡(luò)分析儀進(jìn)行高速測(cè)量，以確定電-光-電特性。測(cè)量結(jié)果表明帶寬超過(guò)70 GHz，這個(gè)數(shù)值實(shí)際上受限于測(cè)量設(shè)備的帶寬，說(shuō)明調(diào)制器本身的帶寬可能更高。這樣的帶寬性能使調(diào)制器能夠支持每波長(zhǎng)通道數(shù)百吉比特每秒的數(shù)據(jù)傳輸速率。

  02 200毫米平臺(tái)晶圓級(jí)集成的實(shí)現(xiàn)

  為了驗(yàn)證工藝穩(wěn)定性，研究團(tuán)隊(duì)在200毫米晶圓上沿兩個(gè)垂直軸和對(duì)角線方向選擇了多個(gè)芯片進(jìn)行結(jié)構(gòu)集成。使用商用微轉(zhuǎn)印設(shè)備，在200毫米商用硅晶圓上成功集成了217個(gè)預(yù)制鈮酸鋰耦合器，良率達(dá)到99%，包括截?cái)鄿y(cè)試結(jié)構(gòu)和調(diào)制器結(jié)構(gòu)。三倍標(biāo)準(zhǔn)差的對(duì)準(zhǔn)精度為1 μm，如果使用更好的對(duì)準(zhǔn)標(biāo)記，可以改善到500納米。只有一個(gè)器件因?yàn)榇蛴∥恢妙A(yù)先存在的局部缺陷而未能鍵合。這是首次在商用200毫米晶圓上使用微轉(zhuǎn)印技術(shù)實(shí)現(xiàn)晶圓級(jí)鈮酸鋰集成。整個(gè)打印周期包括器件檢測(cè)、拾取、對(duì)準(zhǔn)、打印和印章清潔，耗時(shí)1分鐘，并且可以完全自動(dòng)化。

圖2：通過(guò)微轉(zhuǎn)印實(shí)現(xiàn)鈮酸鋰的晶圓級(jí)集成

  一個(gè)完全填充的芯片包含46個(gè)氮化硅/鈮酸鋰光子結(jié)構(gòu)。在損耗測(cè)試區(qū)域，使用截?cái)嘟Y(jié)構(gòu)來(lái)確定混合氮化硅/鈮酸鋰波導(dǎo)的傳播損耗。這些截?cái)嘟Y(jié)構(gòu)的長(zhǎng)度差為4.2厘米。通過(guò)比較所有打印結(jié)構(gòu)中的長(zhǎng)結(jié)構(gòu)和短結(jié)構(gòu)，收集了傳播損耗數(shù)據(jù)。平均傳播損耗為0.5±0.1 dB/cm，從未超過(guò)1 dB/cm。利用這個(gè)傳播損耗值，可以將單個(gè)耦合器的傳輸與七個(gè)耦合器鏈的傳輸進(jìn)行比較，從而區(qū)分從硅路由到混合鈮酸鋰/氮化硅波導(dǎo)的過(guò)渡損耗。在所有打印位置上，觀察到的過(guò)渡損耗為0.25±0.01 dB/過(guò)渡。

  除了損耗測(cè)試結(jié)構(gòu)外，每個(gè)芯片還打印了四個(gè)馬赫-曾德爾調(diào)制器組。作為示例，圖中顯示了一組中四個(gè)馬赫-曾德爾調(diào)制器的傳輸特性，可以確認(rèn)所有八組調(diào)制器都表現(xiàn)出穩(wěn)定的行為。

  03 并行集成技術(shù)的探索

  在前面的工作中，大量耦合器是逐個(gè)打印的，但為了提高集成速度，研究團(tuán)隊(duì)也在探索并行打印技術(shù)，目標(biāo)是在一個(gè)打印周期內(nèi)填充整個(gè)芯片。通過(guò)使用與目標(biāo)間距匹配的專用印章和源，進(jìn)行了首次演示，在一個(gè)打印周期內(nèi)以4×7矩陣配置打印了28個(gè)1毫米的耦合器。從圖中可以看到，鈮酸鋰板的鍵合顯示出均勻的質(zhì)量。

  這項(xiàng)工作展示了通過(guò)微轉(zhuǎn)印技術(shù)將鈮酸鋰集成到硅基光電子平臺(tái)的可擴(kuò)展方法。研究在200毫米晶圓上實(shí)現(xiàn)了超過(guò)200個(gè)結(jié)構(gòu)的集成，良率達(dá)到99%，同時(shí)器件性能包括3.8 V的半波電壓和超過(guò)70 GHz的帶寬。傳播損耗保持在0.5±0.1 dB/cm，過(guò)渡損耗為0.25±0.01 dB/過(guò)渡，顯示出良好的均勻性。并行打印技術(shù)的初步演示表明，未來(lái)可以進(jìn)一步提高制造通量。這種后端集成方法避免了鋰污染問(wèn)題，與現(xiàn)有硅基光電子制造工藝兼容，為高速光通信應(yīng)用提供了實(shí)用的集成方案。

  參考文獻(xiàn)

  [1] M. Niels et al., "Wafer-scale integration of lithium niobate on a silicon photonics 200-mm platform," in IPC, 2025, paper MF3.2.