ISSCC2026：單片集成MRM DWDM技術(shù)：賓大8λ×38Gb/s & HUST 2×5×100Gb/s

  ICC訊   光鏈路已成為一種具有變革意義的互連解決方案，具備高帶寬、低延遲和低損耗特點(diǎn)，波分復(fù)用（WDM）技術(shù)能夠通過利用具有不同波長的多個(gè)光載波來實(shí)現(xiàn)總?cè)萘康臄U(kuò)展。

  University of Pennsylvania基于GF 45CLO CMOS SOI 工藝集成的8通道WDM NRZ 發(fā)射器（OTX），采用多段電容調(diào)諧微環(huán)調(diào)制器（MRM）、超高效寬帶 MRM 驅(qū)動器、接近零功耗的自主波長鎖定跟蹤系統(tǒng)的架構(gòu)。

  總數(shù)據(jù)傳輸速率為 304Gb/s（8波*38Gb/s），實(shí)現(xiàn)創(chuàng)紀(jì)錄的能效 106fJ/b。該芯片的每個(gè)通道面積為 0.018mm2，實(shí)現(xiàn)2.1Tb/s/mm2 面積帶寬密度。與當(dāng)前最先進(jìn)技術(shù)進(jìn)行比較，其驅(qū)動器和調(diào)制器的能效與核心面積的乘積提高10 倍以上。

  下圖右上角展示傳統(tǒng)的4個(gè)晶體管堆疊推挽拓?fù)浣Y(jié)構(gòu)，能夠?qū)崿F(xiàn)高達(dá) 4xVDD差分?jǐn)[幅。盡管該拓?fù)浣Y(jié)構(gòu)表現(xiàn)優(yōu)異，但仍需要使用電平轉(zhuǎn)換器來為兩個(gè)輸入（即 Din,L 和 Din,H）設(shè)置直流值，增加總體功耗和延遲，降低帶寬，同時(shí)需要在兩個(gè)輸入信號之間進(jìn)行精確的延遲匹配。

  下圖左下角展示所提出的調(diào)制器驅(qū)動器的原理圖，取消對輸入數(shù)據(jù)的兩個(gè)直流電平以及電平轉(zhuǎn)換器的需求。在該拓?fù)浣Y(jié)構(gòu)中，差分輸入通過一對交流耦合電容（Cin）與 M5 和 M6 的源極相連。因此，當(dāng) Din 從地電平變化到 VDD 電平時(shí)，在穩(wěn)態(tài)下，節(jié)點(diǎn) S1 的電壓從 VDD 增加到接近 2 倍的 VDD，由于 M3 導(dǎo)通，Doutp 從地電平變化到接近 2 倍的 VDD。因此，所提出的驅(qū)動器能夠提供接近 4 倍 VDD 輸出電壓擺幅，且功耗更低。

  所提出的驅(qū)動器和傳統(tǒng)驅(qū)動器的供電電壓分別為 VDD 和 2xVDD。此外，根據(jù)模擬結(jié)果，輸出擺幅受節(jié)點(diǎn) S1 和 S2 處的總寄生電容 Cp 的影響，大約與 (Cin + Cp) / Cin 成正比，必須謹(jǐn)慎選擇 Cin 的值，此處存在輸入電容和輸出擺幅之間的權(quán)衡。

  下圖右下角展示MRM結(jié)構(gòu)，一個(gè) pn 部分用于高頻寬帶調(diào)制，一個(gè)電容部分用于微調(diào)和波長鎖定，其在靜態(tài)功耗接近零的情況下實(shí)現(xiàn)精細(xì)調(diào)節(jié)，還有一個(gè)加熱器（摻雜硅電阻）置于 MRM 內(nèi)部，進(jìn)行熱粗調(diào)。

  為了確保 8 個(gè) MRM 能夠同時(shí)有效地用于對間距為 1.6nm的 8 個(gè)光載波進(jìn)行調(diào)制，MRM L1以 30nm增量增加。MRM FSR約為 8.65nm小于系統(tǒng)帶寬（即 8*1.6nm），需要在系統(tǒng)頻率規(guī)劃中考慮，以盡量減少通道間串?dāng)_。

  如圖左上角所示，為了研究工藝變化對 MRM 響應(yīng)的影響，對幾塊芯片上的 8 個(gè)級聯(lián) MRM 的諧振波長進(jìn)行測量。大多數(shù)諧振波長可通過電容調(diào)諧（調(diào)諧效率為 50pm/V，零靜態(tài)功耗）與網(wǎng)格對齊，其余MRM 需要通過熱調(diào)諧（效率為 0.2nm/mW）來對齊。

  如圖右上角所示，一個(gè)雙傳感、驅(qū)動和存儲（DSAM）單元用于以數(shù)字方式控制 MRM 的加熱器和電容部分，同時(shí)與全局決策反饋和控制（DFC）單元同步。DSAM 單元按照SCK和SDI順序依次選擇，用于進(jìn)行電容調(diào)諧/鎖定或熱調(diào)諧。

  在反饋回路中，使用硅鍺光電二極管對MRM 的輸出進(jìn)行小部分光電檢測，轉(zhuǎn)換為電壓 VFB，與閾值電壓 VTH（通過7 位存儲器以及R-2R DAC 來設(shè)置）相比較，輸出控制DSAM 單元。反饋回路通常在CCK幾個(gè)周期后達(dá)到穩(wěn)定狀態(tài)，最終值被存儲在 5 位計(jì)數(shù)器中，使MRM共振波長保持在目標(biāo)點(diǎn)上。

  如圖左下角所示，對于芯片內(nèi)的所有 8 個(gè) MRMs，依次重復(fù)進(jìn)行。

  如圖右下角所示，單個(gè) MRM 測量光響應(yīng)，品質(zhì)因數(shù)約為 5700，消光比超過10dB，OMA接近 4.5dB@4V。

  如圖左上角所示，調(diào)制器驅(qū)動和前置驅(qū)動的原理圖，MRM pn 結(jié)上的反偏電壓可以獨(dú)立設(shè)置。

  如圖右上角所示，采用 RC 等效模型（R 和C估計(jì)為 40Ω 和 22fF），對驅(qū)動器在 MRM上的輸出擺幅進(jìn)行模擬，在高數(shù)據(jù)速率下提供超過3.7V 擺幅。

  如圖下部所示，單片集成發(fā)射器芯片框圖。在波導(dǎo)總線上放置 8 個(gè)具有略微不同周長MRMs，每個(gè) MRM 都通過其 DSAM 單元自主鎖定到相應(yīng)目標(biāo)載波的波長，每個(gè)驅(qū)動器同時(shí)對所有 8 個(gè)光載波進(jìn)行調(diào)制。

  如圖左上角所示，PRO8000 DFB激光器陣列的八個(gè)輸出端（從 1546-1557.2nm，以1.6nm間隔）各自進(jìn)行偏振調(diào)整，通過一個(gè) 8x1合束器使用PM-EDFA進(jìn)行放大至約 13dbm/波，通過輸入光柵耦合器到芯片中（耦合損耗約為 5dB）。

  如圖右上角所示，經(jīng)過 EDFA后的頻譜（藍(lán)色）以及波長對齊后級聯(lián) MRM 的測量歸一化光響應(yīng)（紅色）。

  如圖下部所示，展示在 38Gb/s 同時(shí)調(diào)制下，8個(gè)輸出通道的測量眼圖，誤碼率低于1e-12。

  如圖左上角所示，不同數(shù)據(jù)速率下驅(qū)動器+MRM的每通道能效的測量值與模擬值。

  如圖左下角和右下角所示，展示不同輸入耦合光功率水平和數(shù)據(jù)速率下的測量誤碼率，38Gb/s 可實(shí)現(xiàn)無誤碼。

  如圖右下角所示，展示發(fā)射機(jī)輸出浴盆曲線。

  將發(fā)射機(jī)芯片的性能與其他工作進(jìn)行比較，實(shí)現(xiàn)2.1Tb/s/mm2 帶寬密度。所提出的 OTX 與傳統(tǒng)方法相比具有更高能效，得益于所提出的調(diào)制器驅(qū)動器拓?fù)浣Y(jié)構(gòu)（省去電平轉(zhuǎn)換器和 2xVDD 電源)，以及近零靜態(tài)功耗的電容式 MRM 調(diào)諧。

  PAM4 微環(huán)收發(fā)器提高帶寬密度和能效，存在一些挑戰(zhàn)：1）MRM在不同插入損耗點(diǎn)工作時(shí)需要平衡帶寬、線性度和OMA，以滿足動態(tài)應(yīng)用需求；2）隨著波分復(fù)用技術(shù)的密度增加，要求波長間隔更窄，尖銳濾波器能夠有效減少串?dāng)_，但以帶寬為代價(jià)；3）微環(huán)諧振器的熱漂移需要進(jìn)行多通道波長鎖定；4）在收發(fā)器鏈路所需的CTLE中，功耗、補(bǔ)償能力和頻率響應(yīng)之間存在權(quán)衡關(guān)系。

  HUST展示協(xié)同設(shè)計(jì)的GF 45nm CMOS SOI 2×5×100Gb/s PAM4 DWDM MRM收發(fā)器。

  在TX部分，半徑為7.5um、FSR為9.267nm和通道間距為1.853nm。

  在RX部分，采用V 形槽、PSR、CRR濾波器和雙探測器 PD 來增強(qiáng)串?dāng)_抑制。

  每個(gè)通道集成WLL 電路，確保 MRMs 和 CRRs 在其最佳波長點(diǎn)上運(yùn)行。

  下圖展示TIA，采用低噪聲帶寬增強(qiáng)架構(gòu)。

  傳統(tǒng)CTLE存在嚴(yán)重缺陷：源退化拓?fù)浣Y(jié)構(gòu)為了峰值效應(yīng)而犧牲增益，在 30GHz 以上擴(kuò)展性較差；電感式峰值技術(shù)存在峰值幅度與響應(yīng)形狀之間的權(quán)衡問題——峰值幅度過高會降低峰值頻率并提高品質(zhì)因數(shù)，從而降低時(shí)域性能。

  為此如圖所示，引入一種級聯(lián)Q控制型 CTLE，采用兩級 Gm-ZT 拓?fù)浣Y(jié)構(gòu)（CTLE1 + CTLE2），同時(shí)設(shè)計(jì)一個(gè) Q 控制路徑（QTP）用于頻率響應(yīng)的形狀調(diào)整。QTP 通過兩級之間的無源低品質(zhì)電感和基于 Gm 的有源電感來實(shí)現(xiàn)。QTP 分離CTLE1 和 CTLE2 的共振峰值（41GHz），增強(qiáng)中頻增益（10~30GHz），抑制整體品質(zhì)因數(shù)。Q 控制型 CTLE 在 41GHz 處實(shí)現(xiàn)6.1dB的基準(zhǔn)增益和 12.4dB的峰值。

  在相同的輸出電壓擺幅下，通過時(shí)域仿真實(shí)現(xiàn)眼高 60%的提升和眼寬 30%的提升。TIA 的增益達(dá)到 62dBΩ，帶寬為 43.5GHz，輸入?yún)⒖荚肼暈? 3.14μArms，功耗僅為 67mW。該設(shè)計(jì)能夠協(xié)調(diào)高頻峰值、低品質(zhì)響應(yīng)以及高功率效率。

  下圖展示MRM 驅(qū)動器架構(gòu)，由三級前置放大器、電平轉(zhuǎn)換器和主驅(qū)動器組成。

  前置放大器將單端的MSB/LSB輸入轉(zhuǎn)換為差分信號，提供均衡和增益，采用分流峰值和負(fù)電容來實(shí)現(xiàn)大于 30GHz帶寬。

  電平轉(zhuǎn)換器使用堆疊的反相器在兩個(gè)電壓域（0–VDDL 和 VDDL–VDDH）中生成全擺幅輸出，以實(shí)現(xiàn)高擺幅能力。

  主驅(qū)動器將兩個(gè)非歸零信號組合成 PAM4。帶有可調(diào)并聯(lián)電阻的串聯(lián)峰值電感形成一個(gè) R+L CTLE，將擺幅降低至 2.5Vppd，同時(shí)擴(kuò)展輸出帶寬。片上bias-T 提供直流偏置，允許直接連接到 MRM。

  WLL電路架構(gòu)如圖所示。

  在前端，設(shè)計(jì)一個(gè) MPD 電流（Iph）放大器，由一個(gè) 6b 數(shù)字信號自動調(diào)節(jié)，以調(diào)節(jié) Iph 增益，從而消除 WDM 系統(tǒng)中通道之間的不匹配，并處理輸入光功率的變化以及系統(tǒng)光路徑損耗的變化，以確保Iph 與電路動態(tài)輸入范圍的最佳匹配。電路通過調(diào)整微環(huán)來精確地將波長鎖定到目標(biāo) IL 點(diǎn)，使 Iph 結(jié)果的電壓與 VIL 相匹配。

  該方案與用于 TX MRM 和 RX CRR 的 WLL 應(yīng)用程序兼容。通過 PWM，熱控制 DAC 的有效位數(shù)擴(kuò)展至 14 位，與之前使用的差分-調(diào)制模塊相比具有尺寸優(yōu)勢。輸出驅(qū)動級實(shí)現(xiàn)超過 15mA 的熱調(diào)諧電流。

  下圖展示50GBaud PAM4 TX 和 56GBaud PAM4 RX 眼圖。在-6.2dB IL 工作點(diǎn)下，TX實(shí)現(xiàn)4.82dB的消光比和 0.99的 RLM。

  展示五個(gè) RX 通道的 BER 與接收光功率的關(guān)系，在 BER=2.4e-4 時(shí)的靈敏度為 -5.3dBm。端到端 TRX 實(shí)現(xiàn)低于 2.5pJ/b 能效。

  展示W(wǎng)LL的系統(tǒng)復(fù)位后 SWEEP & ADJUST 模式，鎖定和逐點(diǎn)熱調(diào)諧過程。通過設(shè)置不同的 IL 點(diǎn)，微環(huán)共振可以鎖定到不同的 IL 值。在約 40°C 的環(huán)境熱擾動下，熱穩(wěn)定性能得到驗(yàn)證。測量得到的熱調(diào)諧效率為 TX MRM 為 0.3nm/mW，CRR 為 0.42nm/mW。整個(gè) WLL 電路的總功耗為 26.7mW，控制部分僅消耗 7.9mW。

  與先前報(bào)道的單片集成 MRM TRX 的性能比較，這項(xiàng)工作實(shí)現(xiàn)最高的單通道數(shù)據(jù)速率 100Gb/s 和最低能效2.5pJ/b。

  下圖展示單片 2×500 Gb/s 微環(huán)收發(fā)器，發(fā)射/接收的整體能效分別為 1.82pJ/b和 0.6pJ/b。

  參考文獻(xiàn)

  【1】A 2×500Gb/s Monolithic Silicon-Photonic DWDM PAM-4 Transceiver in 45nm CMOS SOI Ziang Xu*, Yalong Lin*, Jinxuan Jin*, Zhenkai Ye*, Dacheng Xu, Aolin Xu, Chaodi Sheng, Binwen Hong, Xiaojun Bi Huazhong University of Science and Technology, Wuhan, China *Equally Credited Authors (ECAs)

  【2】An 8λ×38Gb/s/λ 106fJ/b Optical WDM Transmitter in 45nm CMOS SOI Amirreza Shoobi, Kaisarbek Omirzakhov, Zhehao Yu, Ali Pirmoradi, Firooz Aflatouni University of Pennsylvania